Résumé du projet
Les canaux auxiliaires visent à exploiter les effets secondaires d‘optimisations microarchitecturales afin de faire fuiter de l‘information. Les dernières décennies ont été le théâtre d’une expansion considérable de la recherche sur les canaux auxiliaires microarchitecturaux, tant par le vecteur de fuite (cache [1], [2], mémoire [3], [4], prédicteur de branche [5]) que par la portée des attaques (exfiltration d’information [6], attaques cryptographiques [7], ...).
Jusqu'à présent, la majorité des recherches se sont concentrées sur les microarchitectures Intel x86, en raison de leur large déploiement. Cependant, les architectures ARM, historiquement dominantes dans le secteur des smartphones et de l’embarqué, gagnent rapidement des parts de marché et sont en voie de déploiement massif sur des plateformes desktop d'ici 2030 [8]. Des entreprises comme Apple, avec ses puces M1 et M2 [9], et Qualcomm qui a récemment annoncé son intention de proposer des processeurs ARM pour ordinateurs portables avec un support natif de Windows ARM, illustrent cette tendance.
Face à cette évolution rapide, et la variété croissante de plateformes concernées, il est primordial de porter une plus grande attention à la sécurité de ces microarchitectures.
En particulier, contrairement à l'architecture x86, les microarchitectures ARM sont développées par une multitude de fabricants qui personnalisent et modifient les conceptions de base. Cette diversité entraîne une complexité accrue dans l'analyse des vulnérabilités potentielles et élargit la surface d'attaque en introduisant différentes interactions entre les composants. Comprendre et sécuriser ces architectures hétérogènes est donc un défi crucial pour assurer la protection des systèmes informatiques modernes.
Compte tenu de ce contexte, l'objectif de ce projet est d’apporter une analyse approfondie des microarchitectures basées sur ARM afin d’identifier le possible portage d’attaques identifiées sur x86 ou de nouvelles attaques exploitant des vulnérabilités propres aux caractéristiques de cette microarchitecture. L’état de l’art sur les architectures ARM se concentrant principalement sur des attaques sur le cache [10-16,19], de nombreux vecteurs classiques n’ont pas été suffisamment évalués, à l’instar des prefetchers, de la mémoire ou de la contention dans le pipeline d’exécution.
Objectifs
L'objectif principal de cette thèse est de cartographier les vulnérabilités affectant les architectures ARM récentes, en se concentrant à la fois sur les processeurs mobiles et desktop. L'originalité du projet réside dans plusieurs axes spécifiques :
- Cartographie des architectures et optimisations des différents processeurs : fournir une vue d’ensemble des particularités propres aux microarchitectures ARM, servant de base pour l'analyse des vulnérabilités.
- Rétro-ingénierie des optimisations microarchitecturales ARM : proposer des micro-benchmarks permettant de réaliser une rétro-ingénierie des optimisations spécifiques implémentées par différents fabricants.
- Adaptation des attaques de x86 sur ARM : L’article ARMageddon [10] avait identifié comment porter des attaques de x86 vers ARM il y a près de dix ans. Depuis, les attaques et les architectures ont évolué. Ce projet propose de refaire le point sur ces adaptations, en transposant les attaques de pointe actuelles sur x86 aux plateformes ARM, tout en tenant compte des évolutions récentes des microarchitectures.
- Développement de nouvelles attaques propres à ARM : exploiter des spécificités (e.g., caches exclusifs et prefetcher spécifiques, big.LITTLE) dans les architectures ARM.
- Exploitation d’attaques : démontrer l’impact de la primitive dans différents contextes. Au-delà des évaluation classiques (canal caché et attaque d'implémentation naïve d’AES), ces attaques affecte notoirement la sécurité d’implémentations cryptographiques. Au vu de l’attention porté à cet égard dans la standardisation post-quantique du NIST, et des efforts principalement dirigés sur les canaux auxiliaires physiques, il est important d’éprouver les implémentations en cours de déploiement face à des attaques microarchitecturales.
[1] P. C. Kocher, “Timing attacks on implementations of diffie-hellman, RSA, DSS, and other systems,” in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 1996. doi: 10.1007/3-540-68697-5_9.
[2] Y. Yarom and K. Falkner, “FLUSH+RELOAD: A high resolution, low noise, L3 cache side-channel attack,” in Proceedings of the 23rd USENIX Security Symposium, 2014.
[3] P. Pessl, D. Gruss, C. Maurice, M. Schwarz, and S. Mangard, “Drama: Exploiting DRAM addressing for cross-CPU attacks,” in Proceedings of the 25th USENIX Security Symposium, 2016.
[4] B. Gras, K. Razavi, H. Bos, and C. Giuffrida, “Translation leak-aside buffer: Defeating cache side- channel protections with TLB attacks,” in Proceedings of the 27th USENIX Security Symposium, 2018.
[5] O. Acıiçmez, Ç. K. Koç, and J. P. Seifert, “Predicting secret keys via branch prediction,” in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 2007. doi: 10.1007/11967668_15.
[6] C. Maurice et al., “Hello from the Other Side: SSH over Robust Cache Covert Channels in the Cloud,” in 24th Annual Network and Distributed System Security Symposium, NDSS 2017, 2017. doi: 10.14722/ndss.2017.23294.
[7] D. J. Bernstein, “Cache-timing attacks on AES,” 2005.
[8] M. A. Cherney, “Exclusive: Arm aims to capture 50% of PC market in five years, CEO says”, [Online]. Available: https://www.reuters.com/technology/arm-aims-capture-50-pc-market-five-y…
[9] A. Frumusanu, “Apple Announces The Apple Silicon M1: Ditching x86 - What to Expect, Based on A14.” [Online]. Available: https://www.anandtech.com/show/16226/apple-silicon-m1-a14-deep-dive
[10] M. Lipp, D. Gruss, R. Spreitzer, C. Maurice, and S. Mangard, “ARMageddon: Cache Attacks on Mobile Devices”.
[11] N. Zhang, K. Sun, D. Shands, W. Lou, and Y. T. Hou, “TruSpy: Cache Side-Channel Information Leakage from the Secure World on ARM Devices”.
[12] X. Zhang, Y. Xiao, and Y. Zhang, “Return-Oriented Flush-Reload Side Channels on ARM and Their Implications for Android Devices,” in Proceedings of the 2016 ACM SIGSAC Conference on Computer and Communications Security, ACM, pp. 858–870. doi: 10.1145/2976749.2978360.
[13] S. Pouyanrad, F. Alder, and J. T. Mühlberg, “Automated Side-Channel Analysis of ARM TrustZone-M Programs”.
[14] B. Lapid and A. Wool, “Cache-Attacks on the ARM TrustZone Implementations of AES-256 and AES- 256-GCM via GPU-Based Analysis,” in Selected Areas in Cryptography – SAC 2018, vol. 11349, C. Cid and M. J. Jacobson, Eds., Springer International Publishing, pp. 235–256. doi: 10.1007/978-3-030-10970-7_11.
[15] N. Liu, M. Yu, W. Zang, and R. Sandhu, “Cost and Effectiveness of TrustZone Defense and Side- Channel Attack on ARM Platform,” vol. 11, no. 4, pp. 1–15, doi: 10.22667/JOWUA.2020.12.31.001.
[16] Z. Kou, S. Sinha, W. He, and W. Zhang, “Attack Directories on ARM big.LITTLE Processors,” in Proceedings of the 41st IEEE/ACM International Conference on Computer-Aided Design, ACM, pp. 1–9. doi: 10.1145/3508352.3549340.
[17] A. Ltd, “DynamIQ: Revolutionizing Multicore Computing.” [Online]. Available: https://www.arm.com/technologies/dynamiq
[18] “Arm DynamIQ Shared Unit Technical Reference Manual.” [Online]. Available: https://developer.arm.com/documentation/100453/0401/
[19] P. Cronin, X. Gao, H. Wang, and C. Cotton, “An Exploration of ARM System-Level Cache and GPU Side Channels,” in Annual Computer Security Applications Conference, ACM, pp. 784–795. doi: 10.1145/3485832.3485902.
[20] C. Rodrigues, D. Oliveira, and S. Pinto, “BUSted!!! Microarchitectural Side-Channel Attacks on the MCU Bus Interconnect,” in 2024 IEEE Symposium on Security and Privacy (SP), pp. 3679–3696. doi: 10.1109/SP54263.2024.00062.
[21] X. Li and A. Tyagi, “Cross-World Covert Channel on ARM Trustzone through PMU,” vol. 22, no. 19, p.7354, doi: 10.3390/s22197354.
[22] J. Ravichandran, W. T. Na, J. Lang, and M. Yan, “PACMAN: attacking ARM pointer authentication with speculative execution,” in Proceedings of the 49th Annual International Symposium on Computer Architecture, ACM, pp. 685–698. doi: 10.1145/3470496.3527429.
[23] H. Cho et al., “SmokeBomb: effective mitigation against cache side-channel attacks on the ARM architecture,” in Proceedings of the 18th International Conference on Mobile Systems, Applications, and Services, ACM, pp. 107–120. doi: 10.1145/3386901.3388888.