Méthodes pour l’exploration rapide d’architectures multicœurs basées sur les réseaux sur puce avec des technologies émergentes

Mots-clefs : Réseau sur puce, Analyse de performance, Latence, Théorie des files d’attente

 

Résumé : Les progrès récents en matière d’intégration technologique ont permis d’étudier de nouvelles solutions pour les interconnexions sur puce (Network-on-Chip - NoC), telles que les réseaux sur puce sans fil (WiNoCs). Ces opportunités offrent alors de très nombreuses configurations pour la mise en place d’un NoC performant, ce qui conduit à un vaste espace de conception qu’il est impossible d’explorer de façon exhaustive par des techniques des simulations standards. Pour répondre à ce challenge, nous proposons un modèle analytique basé sur la théorie des files d’attente permettant évaluer la latence des interconnexions d’une architecture manycore. Nous considérons une interconnexion hybride basée sur un NoC électrique et un NoC sans fil pour les communications intra- et inter-clusters d’une architecture manycore. Les résultats démontrent que le modèle proposé réduit de manière significative le temps d’exécution de la simulation jusqu’à 500× tout en maintenant une estimation des performance précise à 5 % par rapport au simulateur Noxim travaillant au niveau du cycle. De plus, nous proposons une méthode pour accélérer l’analyse des performances du NoC en utilisant le fenêtrage des traces d’application. Cette technique de fractionnement et de fusion des fenêtres améliore la précision des estimations de performance tout en réduisant la complexité des calculs. Les résultats expérimentaux confirment l’efficacité de cette méthode avec différents types de trafic, réduisant de manière significative les erreurs et améliorant le temps d’exécution.