|
Technologie objet et calcul reconfigurable
Localisation :Irisa, Rennes
Responsable : D. LAVENIER (tél.
direct : 2 99 84 72 17, email : lavenier@irisa.fr)
Mot-clés : modélisation objet, parallélisme, logique reconfigurable
Sujet :
Des microprocesseurs dont la puissance ne cesse de croitre, des
réseaux omniprésents, la perçée des applications distribuées et
multimedia, internet, etc. Telle est l'image publique de l'informatique
contemporaine. En profondeur, il s'agit d'une révolution plus que
d'une évolution, révolution dont l'ampleur surpasse peut-être celle
provoquée par l'apparition des premiers microprocesseurs :
- les méthodes de programmation évoluent du style impératif
vers le style objet, autorisant la prise en charge de nouveaux
modèles de calcul ou des démarches descendantes concernant des
domaines applicatifs (frameworks);
- les circuits reconfigurables (FPGA) changent d'échelle, ils
peuvent être modifiés à la volée, et permettent d'implanter
un parallélisme massif: 50 millions de transistors (l'équivalent
de 250000 cellules logiques) peuvent être mis au service
des applications multimedia, du calcul intensif, de la modélisation
physique, etc.
Le sujet de thèse vise l'élaboration de modèles objets capables
de tirer parti des ressources offertes par les FPGA. La démarche
de recherche s'appuyera sur trois points:
- l'expertise dans la conception des architectures régulières,
leur mise en uvre et leur contrôle,
- la modélisation objet et les méthodes de conception d'outils
génériques,
- un examen critique des modèles de calcul actuels et la prise
en charge des opportunités des FPGA (arithmétique dédiée ou
standard; contrôle statique ou reconfiguration dynamique;
description structurelle ou paramétrage, typage et recompilation
de modèles, etc).
Cette thèse s'effectuera en coopération avec le laboratoire d'informatique
de Brest.
File translated from TEX
by TTH,
version 2.25.
On 8 Mar 2000, 15:33. |