E. Fabiani, D. Lavenier, L. Perraudeau. Loop Parallelization on a Reconfigurable Coprocessor.WDTA'98: Workshop on Design, Test and Applications, Dubrovnik, Juin 1998.
P. Le Moënner, L. Perraudeau, S. Rajopadhye, T. Risset, P. Quinton. Generating Regular Arithmetic Circuits with AlpHard.Massively Parallel Computing Systems (MPCS'96), Ischia, Italie, Mai 1996.
J. Champeau, É. Gautrin, L. Le Pape, L. Perraudeau, B. Pottier, S. Rubini. Flexible parallel FPGA-based architectures with ArMen.Twenty-seventh Hawaii International Conference of System Sciences, pages 105-113, Hawaii, Janvier 1994.
Rapports de recherche
D. Lavenier, L. Perraudeau. Reconfigurable Co-Processors: from Nested Loops to FPGA Systolic Arrays. Rapport de Recherche Dagstuhl, No201, Février 1998.
Les documents contenus dans ces répertoires sont rendus disponibles par les
auteurs qui y ont contribué en vue d'assurer la diffusion à temps de travaux
savants et techniques sur une base non-commerciale. Les droits de copie et
autres droits sont gardés par les auteurs et par les détenteurs du copyright,
en dépit du fait qu'ils présentent ici leurs travaux sous forme électronique.
Les personnes copiant ces informations doivent adhérer aux termes et
contraintes couverts par le copyright de chaque auteur. Ces travaux ne peuvent
pas être rendus disponibles ailleurs sans la permission explicite du détenteur
du copyright.