Publications 2000

Thèses et HDR

1. T Risset. Contribution à la compilation de nids de boucles sur silicium.  Habilitation à diriger des recherches, Université de Rennes 1, Octobre 2000.

Articles de journaux

1. R. Andonov, V. Poirriez, S. Rajopadhye. Efficient Dynamic Programming for the Unbounded Knapsack Problem.  European Journal of Operations Research, 123( 2):394-407, Juin 2000.
2. F. Charot, V. Messé. La compilation reciblable au service de la définition interactive d'ASIP.  Technique et Science Informatiques, 2000.
3. C. Djamegni, P. Quinton, R. Rajopadhye, T. Risset. Derivation of Systolic Algorithms for the Algebraic Path Problem by Recurrence Transformations.  Parallel Computing, 2000.
4. D. Lavenier. An FPGA Systolic Array Using Pseudo Random Bit Generator for Computing Goldbach Partitions.  Integration, The VLSI Journal, 30(1), 2000.
5. E. Mémin, T. Risset. On the Study of VLSI Derivation for Optical Flow Estimation.  International Journal of pattern recognition and Artificial Intelligence (IJPRAI), 14( 4):441-462, Juin 2000. (postscript)
6. F. Quilleré, S. Rajopadhye, D. Wilde. Generation of Efficient Nested Loops from Polyhedra.  International Journal of Parallel Programming, 28( 5), Octobre 2000.
7. F. Quilleré, S. Rajopadhye. Optimizing Memory Usage in the Polyhedral Model.  ACM Transactions on Programming Languages and Systems, 2000.

Conférences Internationales

1. R. Andonov, P-Y. Calland, S. Rajopadhye, N. Yanev. First Steps Towards Optimal Oblique Tile Sizing.  CPS 2000: Compilers for Parallel Computers, A. Darte, Y. Robert (eds.), pages 353-368, Aussois, France, Janvier 2000.
2. S. Derrien, S. Sur Kolay, S. Rajopadhye. Optimal Partitioning for FPGA based Arrays Implementation.  IEEE Conference on Parallel Computing in Electrical Engineering, pages 155-159, Août 2000.
3. E. Fabiani, D. Lavenier. Placement of Linear Arrays.  FPL 2000, 10th International Conference on Fiels Programmable Logic and Applications, Villach, Austria, Août 2000.
4. A-C. Guillou, P. Quinton, T. Risset, D. Masicotte. Automatic Design of VLSI Pipelined LMS Architectures.  Parelec'2000, pages 144-149, Août 2000.
5. J. Szymanski et al. Advanced processing for high-bandwith sensor systems.  SPIE International Conference on Optical Science and Technology, San Diego, CA, USA, Août 2000.
6. D. Lavenier, J. Theiler, J. Szymanski, M. Gokhale, J. Frigo. FPGA Implementation of the Pixel Purity Index Algorithm for Hyper-Spectral images.  SPIE Photonics East, Workshop on Reconfigurable Architectures, Boston, MA, USA , Novembre 2000.
7. P. Quinton, C. Tadonki, M. Tchuente. Un échéancier systolique et son utilisation dans l'ATM.  CARI'2000, Octobre 2000.
8. J. Theiler, D. Lavenier, N. Harvey, S. Perkins, J. Szymanski. Using blocks of skewers for faster computation of pixel purity index.  SPIE International Conference on Optical Science and Technology, San Diego, CA, USA, Août 2000.

Workshops et Symposiums

1. S. Derrien, S. Rajopadhye. FCCMs and the Memory Wall.  IEEE Symposium on FPGAs for Custom Computing Machines, Avril 2000.
2. T. Risset, D. Derrien. Interfacing Compiled FPGA Programs: the MMAlpha Approach.  Second International Workshop on Engineering of Reconfigurable Hardware/Software Objects, Int. conf. on Parallel and Distributed Processing Techniques and Applications (PDPTA), A. Arabnia (ed.), CSREA Press, Juin 2000. (postscript)

Conférences Nationales

1. A-C. Guillou, P. Quinton, T. Risset. De la spécification au silicium avec MMAlpha : application aux filtres adaptatifs LMS.  IIIe Journées Nationnales du Réseau Doctoral de Microélectronique, Montellier, France, Mai 2000.
2. D. Lavenier, Y. Solihin, K. Cameron. Reconfigurable Arithmetic and Logic Unit.  SYMPA'6, 6eme Symposium en Architecture de Machines, Besancon, France, Juin 2000.

Rapports de recherche

1. R. Andonov, S. Balev, S. Rajopadhye, N. Yanev. Optimal Semi-oblique Tiling.  Rapport de Recherche Irisa, Novembre 2000.
2. D. Cachera, P. Quinton, S. Rajopadhye, T. Risset. Proving Properties of Multidimensional Recurrences with Application to Regular Parallel Algorithms.  Rapport de Recherche Irisa, No1362, Novembre 2000. (postscript)
3. F. Charot, F. Djieya, V. Messé, C. Wagner. Retargetable Compilation in the service of interactive ASIP design.  Rapport de Recherche IRISA, 2000.
4. E. Fabiani, D. Lavenier. Using knapsack technique to place linear arrays on FPGA.  Rapport de Recherche IRISA, No1335, Juillet 2000.
5. D. Lavenier. FPGA Implementation of the K-means Clustering Algorithm for Hyper-Spectral Images.  Rapport de Recherche Los Alamos National Laboratory, NoLA-UR00-3079, Juillet 2000.
6. M Manjunathaiah, S. Rajopadhye, T. Risset. Uniformization Tool for Systolic Array Designs.  Rapport de Recherche Irisa, No1350, 2000.
7. S.P.K. Nookala, T. Risset. A Library for Z-polyhedral Operations.  Rapport de Recherche Irisa, No1330, 2000.
8. S. Sur Kolay, S. Rajopadhye, S. Derrien. Fine grain parallelism for regular arrays on FPGAs.  Rapport de Recherche Irisa, Novembre 2000.

Divers

1. P. Quinton, T. Risset. MMAlpha. A Tool Box for Silicon Compilation.  Demonstation at the University Booth, DATE'2000, Paris, Mars 2000.

---

Les documents contenus dans ces répertoires sont rendus disponibles par les auteurs qui y ont contribué en vue d'assurer la diffusion à temps de travaux savants et techniques sur une base non-commerciale. Les droits de copie et autres droits sont gardés par les auteurs et par les détenteurs du copyright, en dépit du fait qu'ils présentent ici leurs travaux sous forme électronique. Les personnes copiant ces informations doivent adhérer aux termes et contraintes couverts par le copyright de chaque auteur. Ces travaux ne peuvent pas être rendus disponibles ailleurs sans la permission explicite du détenteur du copyright.

---

Webmaster : cosi_webmaster@irisa.fr Ces pages sont créées automatiquement par le programme bib2html du projet Vista de l'IRISA-INRIA Rennes