Cette nouvelle génération de microprocesseurs voit l'allongement des pipelines et l'augmentation du nombre d'instructions émises en parallèle par rapport à la génération précédente de microprocesseurs. D'autre part, l'exécution dans le désordre, utilisée sur le MIPS R10000 et le PentiumPro, accroît la demande en instructions par les unités fonctionnelles. Les mécanismes de chargement et de décodage des instructions sont essentiels sur ces microprocesseurs pour permettre une utilisation optimale des unités fonctionnelles.
Dans ce chapitre, nous présentons les mécanismes de séquencement et d'exécution pour chaque microprocesseur. Dans un premier temps, nous étudions la structure des pipelines de chacun d'entre eux. Nous reprenons ensuite de manière plus détaillée, l'ensemble des mécanismes de décodage et d'émission des instructions ainsi que les solutions apportées pour la résolution des conflits dans chacune des architectures et en particulier les mécanismes de prédiction de branchement et de renommage de registres.