Dans ce chapitre, nous présentons de manière succincte l'architecture générale de chaque microprocesseur : répartition des unités fonctionnelles, présentation générale des unités fonctionnelles, etc. Quelques caractéristiques technologiques sont présentées à la fin de ce chapitre.
Les trois microprocesseurs étudiés sont superscalaires, c'est-à-dire qu'ils sont capables de charger et d'exécuter plusieurs instructions simultanément. Ce principe est largement utilisé par les générations actuelles de microprocesseurs.
Le MIPS R10000 est capable de charger et décoder quatre instructions de 32 bits par cycle. Les instructions peuvent être exécutées dans le désordre. Trois files d'attente de 16 entrées (respectivement pour les instructions entières, flottantes et d'accès à la mémoire) sont implémentées ; ainsi un grand nombre d'instructions peuvent être en attente d'exécution.
L'UltraSPARC peut lui aussi exécuter jusqu'à quatre instructions par cycle d'horloge, même en présence de défauts sur les caches ou d'instructions de branchement conditionnel. Cependant il implémente une exécution des instructions dans l'ordre.
Pour pouvoir lancer plusieurs instructions par cycle, le PentiumPro utilise de nombreuses techniques (traduction des instructions en micro-opérations, exécution dans le désordre) déjà présentes chez ses concurrents xxx86 (le K5 d'AMD, le Nx586 de NexGen...). Il utilise de plus, un pipeline très profond ce qui lui permet d'atteindre une vitesse d'horloge élevée (200 MHz début 1996). Afin de permettre une réalisation simple à partir de microprocesseurs PentiumPro, un second niveau de cache de 256 ou 512 Koctets est intégré dans le même boîtier que le microprocesseur.