Les trois microprocesseurs étudiés sont conçus pour être utilisés dans des systèmes multiprocesseurs. L'interface de ces microprocesseurs facilite la mise en oeuvre de systèmes multiprocesseurs.
Pour ces trois microprocesseurs, il est possible d'interconnecter jusqu'à quatre microprocesseurs par l'intermédiaire un bus de grappe (figure 
). Peu de composants externes sont alors nécessaires pour la mise en oeuvre de tel systèmes (les microprocesseurs et une interface unique entre le système et les microprocesseurs). Une seule interface est alors nécessaire pour l'interconnexion avec les autres ressources du système. Chaque microprocesseur de la grappe communique avec les autres ressources du système par la même interface. L'implémentation d'un bus de grappe réduit la complexité du système mais aussi le nombre de circuits et ainsi le coût du système. En effet, il suffit d'une seule interface externe pour quatre microprocesseurs. On peut ensuite construire des multiprocesseurs plus <<gros>> avec de telles grappes.
En plus des configurations à partir de grappes de microprocesseurs, le MIPS R10000 permet une implémentation classique de multiprocesseur à bus commun. Il faut pour cela utiliser une interface extérieure dédiée pour chaque microprocesseur (voir figure ). L'interface extérieure sera un ASIC qui fournit une interface vers la mémoire ou les entrées/sorties. Dans cette configuration, les microprocesseurs n'ont pas d'interface directe entre eux. Ce système est utilisé pour des configurations simples utilisant peu de microprocesseurs.
Le bus système de l'UltraSPARC peut directement interconnecter quatre microprocesseurs UltraSPARC et un contrôleur système (voir figure ).
Un microprocesseur maître ne peut pas directement envoyer une requête à un esclave. Toutes les transactions doivent passer par le contrôleur système. Le contrôleur système délivre une transaction à un microprocesseur spécifique en le désignant par le signal Addr_Valid.
Le bus externe du PentiumPro inclut des mécanismes qui permettent le support de plusieurs microprocesseurs PentiumPro (jusqu'à quatre). La figure montre un système complet à base de quatre microprocesseurs PentiumPro. Pour une implémentation de base, seulement sept composants sont nécessaires : un contrôleur mémoire divisé en deux composants, DP qui traite le chemin de données, et DC les signaux de contrôle ; quatre multiplexeurs (MIC) pour connecter une mémoire DRAM entrelacée par ensemble à quatre voies et un composant PCI bridge qui fournit une passerelle complète <<PentiumPro vers PCI>> et permet à l'horloge du bus PCI de fonctionner à n'importe quelle sous-fréquence du bus des PentiumPro.
Un second PCI bridge est optionnel. Les deux PCI bridge s'arbitrent entre eux avant d'accéder au bus. À eux deux, ils permettent une bande passante de 264 Moctets/s.
Pour un système composé de plus de quatre microprocesseurs, il est nécessaire d'utiliser plusieurs bus. Chaque bus peut interconnecter une grappe de quatre microprocesseurs. Les bus sont connectés entre eux par des P6-to-P6 bridge qui détectent les transactions de la mémoire ou des entrées/sorties qui leurs sont adressées.
