La haute performance et le bas prix des microprocesseurs étudiés les rendent attrayants pour bâtir des systèmes multiprocesseurs. Les trois microprocesseurs étudiés ont été conçus pour permettre l'implantation de systèmes multiprocesseurs supportant un mécanisme de cohérence de caches. Ce type de multiprocesseurs est relativement simple à mettre en oeuvre, car le bus commun voit passer toutes les requêtes à la mémoire et est vu par tous les microprocesseurs. De plus, l'interface système de ces trois microprocesseurs permet de les interconnecter sous forme de grappes (jusqu'à quatre microprocesseurs) avec peu de composants externes.
Dans ce chapitre, nous allons décrire pour chacun des trois microprocesseurs étudiés, les différents protocoles de cohérence de caches qu'ils supportent. Puis, nous montrons des configurations de systèmes multiprocesseurs, ainsi que les instructions de support multiprocesseur.