References

1

Patrice LAPORTE et André SEZNEC. Une étude comparative des microprocesseurs MIPS R3000, Sun Sparc Version 7 et IBM Power. Rapport de recherche IRISA, Février 1992.

2

André SEZNEC, Anne-Marie KERMARREC et Thierry VAULEON. Étude comparée des architectures des microprocesseurs MIPS R4000, DEC 21064 et T.I. SUPERSPARC. PI 692, IRISA, Décembre 1992.

3

André SEZNEC et Thierry VAULEON. Étude comparative des architectures des microprocesseurs Intel Pentium et PowerPC 601. PI 835, IRISA, Octobre 1994.

4

André SEZNEC et Yann MEVEL. Étude des architectures des microprocesseurs DEC 21164, IBM Power2 et MIPS R8000. PI 932, IRISA, Juin 1995.

5

Charles Price. MIPS IV Instruction Set. MIPS Technologies, Inc, Janvier 1995.

6

David L. WEAVER et Tom GERMOND. The SPARC Architecture Manual. Version 9. PTR Prentice Hall, 1994.

7

The SPARC Architecture Manual. Version 8. Janvier 1991.

8

Intel. Pentium Processor User's Manual: Architecture and Programming Manual.

9

L. KOHN, G. MATURANA, M. TREMBLAY, A. PRABU et G. ZYNER. The Visual Instruction Set (VIS) in UltraSPARC. In Compcon-95, Mars 1995.

10

Chang-Guo ZHOU, Leslie KOHN, Daniel RICE, Ihtisham KADIR, Aman JABBI et Xiao-Ping HU. MPEG Video Decoding with the UltraSPARC Visual Instruction Set.

11

SPARC technology Business. UltraSPARC Programmer Reference Manuel. Sun Microsystems, Septembre 1995.

12

Intel. Pentium Processor User's Manual: Pentium Processor Data Book.

13

André SEZNEC et Fabien LLOANSI About effective cache miss penalty on out-of-order superscalar processors. PI 970, IRISA, Novembre 1995.

14

Bill JOY, Marc TREMBLAY et Ken SHIN. A three dimensional register file for superscalar processors.

15

Tse-Yu YEH et Yale PATT. Two-Level Adaptative Training Branch Prediction. 24th International Symposium on Microarchitecture, Décembre 1991.

16

Linley GWENNAP. Intel's P6 Bus Designed for Multiprocessing. Microprocessor Report, 9:1, Mai 1995.

17

Linley GWENNAP. MIPS R10000 Uses Decoupled Architecture. Microprocessor Report, 8:18, Octobre 1994.

18

MIPS. R10000 Microprocessor: Product Overview, Octobre 1994.

19

MIPS Technologies, Inc. MIPS R10000 Microprocessor User's Manual V1.0.

20

Linley GWENNAP. UltraSPARC Unleashes Sparc Performances. Microprocessor Report, 8:1, Octobre 1994.

21

Linley GWENNAP. UltraSPARC Rolls Out at Target Clock Speed. Microprocessor Report, 9:12, Mai 1995.

22

Linley GWENNAP. Intel's P6 Uses Decoupled Superscalar Design. Microprocessor Report, 9:9, Février 1995.

23

Linley GWENNAP. P6 Underscores Intel's Lead. Microprocessor Report, 9:1, Février 1995.

24

The Intel P6 Processor: A summary for system manufacturers. Dataquest, Avril 1995.

25

Intel. PentiumPro Processor at 150 MHz, Octobre 1995.

26

André SEZNEC et Yann MÉVEL. Évolution des gammes de processeurs MIPS, DEC Alpha, PowerPC, SPARC et xxx86. PI 957, IRISA, Décembre 1995.

27

John L. HENNESY et David A. PATTERSON. Computer Architecture A Quantitative Approach. Morgan Kaufmann, 1990.

28

William M. JOHNSON. Super-scalar processor design. Technical report, Stanford University, 1989.