contacts

IRISA
Campus universitaire de Beaulieu
35042 RENNES Cedex

tél : 02 99 84 25 00
fax : 02 99 84 25 28

e-mail:Laurent.Morin@irisa.fr

Champs de recherche - Thèse

Analyse et évaluation de performance de code pour architectures multimédias embarquées haute performance.

Mots clés :
Compilation, multimédia, embarqué, Analyse de code, optimisation.

Contexte :
Les produits industriels multimédias embarqués se tournent actuellement vers les médias processeurs, aux dépend des plus coûteux circuits spécialisés. Ces applications nécessitent de très hautes performances qui sont difficilement atteintes par les compilateurs. Ces limitations sont liées au faible développement des compilateurs dédiés mais aussi et surtout à la forte sensibilité des médias processeurs au code assembleur, caractéristique due à une architecture effectuant du parallélisme d'instruction. L'amélioration de ces applications peut être favorisée par un environnement de développement semi-automatique, donc interactif, comprenant des analyses et des évaluations des programmes.

Un environnement de développement destiné à la mise au point de programmes multimédias embarqués nécessite une prise en compte à la fois du programme à implémenter et du code qui est exécuté. Pour cela elle doit incorporer les deux représentations de l'application - le code assembleur et le code source - et améliorer les analyses en calculant leurs relations et leurs caractéristiques. L'efficacité de l'évaluation est conditionnée par la qualité et le nombre de ces données. Ces dernières devront être complétées par des informations sur l'instrumentation, la simulation ou l'exécution du programme. Les analyses pourront aussi être perfectionnées par des modélisations basées sur plusieurs niveaux d'abstractions, ce qui permet l'application de traitements de différentes catégories et de différentes origines. Une étude en partenariat avec Thomson Multimédia vise à expérimenter une plate-forme pour des média processeurs. Les analyses dépendant du processeur destination doivent pouvoir compter sur une description complète de l'architecture cible, qui devra faire de cet environnement de développement un système reciblable sur toute sorte de processeur. La flexibilité pourra être augmentée par la possibilité d'intégrer des traitements ou des librairies d'optimisations à l'interface de développement.